不见春山
骑马倚斜桥，满楼红袖招。
Home
Categories
Archives
Tags
About
Home
Altera 烧写双镜像
Altera 烧写双镜像
取消
Altera 烧写双镜像
由
ctaoist
发布于 2023-11-15
·
最后更新：2023-11-15
1
## 简介 双镜像原理：  各种配置下 Flash 分布：  ## 双镜像 首先需要创建一个 dual boot ip 核：  在顶层文件里例化： ```verilog reg clk_2 = 1'b0; always @(posedge FPGA_CLK100M_P) clk_2 <= ~clk_2; dual_boot dualboot_u( .clk_clk(clk_2), // clk.clk .reset_reset_n(1'b0) // reset.reset_n ); ``` 原来的时钟太快，在这里做了个 2 分频。 接着创建一个 revision：  生成第二个 revision：  在设置中将内部配置模式设置 `Dual Compressed Image`，设置入口 `Assignments -> Device -> Device and Pin Options...`:  存在多个 revision 的情况下编译只会生成 `.sof` 文件，不会生成 `.pof` 文件，需要手动生成，`File -> Convert Programming Files`：  打开 Programmer，加载生成的 `.pof` 文件，可以看到有两个 `CFM`:  ## 参考 - [MAX 10 单双镜像配置](https://www.cnblogs.com/hoki-bky/p/4320657.html)
编程语言
Verilog
该博客文章由作者通过
CC BY 4.0
进行授权。
分享
最近更新
Altera 烧写双镜像
WireGuard 搭建组网教程
聚类
N2N 搭建教程
ROS修改 MTU 和 MSS 解决上网慢和页面显示不全问题
热门标签
Tensorflow
虚拟组网
Router
ROS
VPN
Linux
机器学习
zerotier
ARM
I2C
文章目录
-
聚类
