不见春山
骑马倚斜桥，满楼红袖招。
Home
Categories
Archives
Tags
About
Home
vscode + verilog 环境配置
vscode + verilog 环境配置
取消
vscode + verilog 环境配置
由
ctaoist
发布于 2023-05-30
·
最后更新：2023-05-30
1
vscode 需要安装的插件： - Verilog-HDL/SystemVerilog/Bluespec SystemVerilog: 语法高亮，自动补全，代码跳转，代码静态检查等 - verilog-formatter: 自动格式化 需要安装的命令行程序： - [iverilog](https://github.com/steveicarus/iverilog): 代码编译、静态检查等，也可以使用 `modelsim`, `xvlog`, `verilator` 等。 - [ctags](https://github.com/universal-ctags/ctags-win32): 补全，大纲，跳转 - [iStyle Verilog Formatter](https://github.com/thomasrussellmurphy/istyle-verilog-formatter): 代码格式化。这个需要手动编译，可以使用 g++ 或者 Visual Stuido 编译，附上一个 vs2022 编译好的 [iStyle](/downloads/tools/iStyle.exe)，如果提示缺少 dll，可能就需要安装相应的运行时。 vscode 的配置： ```json "verilog.ctags.path": "path_to_ctags\\universal-ctags\\current\\ctags.exe", "verilog.linting.linter": "modelsim", "verilog.linting.modelsim.runAtFileLocation": true, "verilog.linting.path": "path_to_modelsim", "verilog-formatter.istyle.path": "path_to_istyle\\iStyle.exe", "verilog-formatter.istyle.args": "-p", "verilog-formatter.istyle.style": "GNU", "[verilog]": { "editor.defaultFormatter": "IsaacT.verilog-formatter" }, ``` ## 参考 - [改善 verilog 编写环境的插件们](https://mp.weixin.qq.com/s/_Un7dbGjhJR90ILFQd-HrA)
编程语言
Verilog
该博客文章由作者通过
CC BY 4.0
进行授权。
分享
最近更新
WireGuard 搭建组网教程
LVM 管理
HK1 RBOX X4 电视盒子折腾笔记
使用usbip网络转发usb设备到远程主机
Altera 烧写双镜像
热门标签
VPN
Router
Tensorflow
Linux
ROS
虚拟组网
机器学习
Latex
DNS
pandoc
文章目录
Quartus ii 调用 Modelsim
Python的跨目录引用
